戻る / Previous page

Series : Analog Circuits and Signal Processing

The gm/ID Methodology, A Sizing Tool for Low-Voltage Analog CMOS Circuits

The Semi-Empirical and Compact Model Approaches

The gm/ID Methodology, A Sizing Tool for Low-Voltage Analog CMOS Circuits
Author
Jespers, Paul G. A. 
Publisher
Springer-Verlag 
Publication Date
Dec, 2009 
ISBN
0387471006 or 9780387471006
HARDCOVER 
171 Pages
出版済み 3週間でお届けいたします。
The delivery time takes 3 weeks

¥ 18,150 (tax included)

Description

In "The gm/ID Methodology, a Sizing Tool for Low-Voltage Analog CMOS Circuits", we compare the semi-empirical to the compact model approach. Small numbers of parameters make the compact model attractive for the model paves the way towards analytic expressions unaffordable otherwise. The E.K.V model is a good candidate, but when it comes to short channel devices, compact models are either inaccurate or loose straightforwardness. Because sizing requires basically a reliable large signal representation of MOS transistors, we investigate the potential of the E.K.V model when its parameters are supposed to be bias dependent. The model-driven and semi-empirical methods are compared considering the Intrinsic Gain Stage and a few more complex circuits. A series of MATLAB files contained in the CD-ROM allow redoing the tests.

送料無料にてお届け

ご注文商品は海外からのお取り寄せのため,納期は3~5週間程頂きます。入荷の遅延,出版延期など納期に遅れが見込まれる場合はメールにてお知らせ致します

公費/校費/社費でのお支払い

ご注文の際,お支払方法を選択して頂く画面が表示されますので,「公費/校費/社費」をお選び頂き必要書類をご指定下さい。公費/校費/社費の場合でも、HP掲載価格で承ります。

書籍が見つからない場合

お問い合わせメールより書籍のタイトルや ISBNなど、お手持ちの情報をお知らせ下さい。お見積り、ご注文を承ります。

SSL グローバルサインのサイトシール